# 501月1545 US 00 10/80/01 方

# 日本国特許庁 JAPAN PATENT OFFICE

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年10月 6日

出 願 番 号

Application Number:

特願2000-307615


出 願 人 Applicant(s):

ソニー株式会社

2001年 8月31日

特許庁長官 Commissioner, Japan Patent Office





#### 特2000-307615

【書類名】

特許願

【整理番号】

0000672502

【提出日】

平成12年10月 6日

【あて先】

特許庁長官 殿

【国際特許分類】

G09F 9/33

【発明者】

【住所又は居所】

東京都品川区北品川6丁目7番35号 ソニー株式会社

内

【氏名】

大畑 豊治

【特許出願人】

【識別番号】

000002185

【氏名又は名称】

ソニー株式会社

【代表者】

安藤 国威

【代理人】

【識別番号】

100092336

【弁理士】

【氏名又は名称】

鈴木晴敏

【電話番号】

0466-54-2640

【手数料の表示】

【予納台帳番号】 010191

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【包括委任状番号】 9709206

【プルーフの要否】

要

【書類名】 明細書

【発明の名称】 素子実装方法

【特許請求の範囲】

【請求項1】 ウェハ上に所定の周期で配列された複数の素子を、該配列を 維持したまま個々の素子に分離する素子分離工程と、

個々に分離した素子を操作して、互いの間隔が該周期を所定の倍率で拡大した 寸法となる様に、各素子を再配列する再配列工程と、

再配列した状態を保持したまま各素子を実装基板に転写する転写工程とからなる素子実装方法。

【請求項2】 前記再配列工程は、該周期の整数倍に相当する間隔で飛び々に該素子を選択して再配列する間引選択手順を含み、前記転写工程は、選択された素子を実装基板の一部分に転写する部分転写手順を含み、該間引選択手順と該部分転写手順を繰り返して複数の素子を該実装基板の全体に転写する請求項1記載の素子実装方法。

【請求項3】 前記間引選択手順は、ウェハの表面上で該配列を維持したまま分離した状態にある複数の素子のうち選択した素子のみにウェハの裏面からエネルギービームを照射して剥離し、仮基板に剥離した素子を仮転写して再配列する一方、前記部分転写手順は該仮基板に仮転写した素子を実装基板に本転写する請求項2記載の素子実装方法。

【請求項4】 前記再配列工程は、所定の倍率で拡大可能な担体の上に該配列を維持したまま個々の素子を固定する固定手順と、該担体を所定の倍率で拡大し各素子の間隔が該周期を該倍率で拡大した寸法となる様に広げる拡大手順とを行なう請求項1記載の素子実装方法。

【請求項5】 前記固定手順は、所定の倍率で変形可能なフィルム状の担体の上に個々の素子を固定し、前記拡大手順は該フィルム状の担体を所定の倍率で延伸する請求項4記載の素子実装方法。

【請求項6】 前記固定手順は、所定の倍率で展開可能な様にあらかじめ折りたたまれた担体の上に個々の素子を固定し、前記拡大手順は該担体を該所定の倍率で展開する請求項4記載の素子実装方法。

【請求項7】 前記素子分離工程は、所定の周期で縦横二次元的に配列する様に複数の素子を分離し、前記再配列工程は各素子を縦横一方に一次元的に再配列した後、各素子を縦横他方に一次元的に再配列する請求項1記載の素子実装方法。

【請求項8】 前記再配列工程は、第一の倍率で一回目の再配列を行ない、 続いて第二の倍率で二回目の再配列を行なって、第一の倍率と第二の倍率の積が 該所定の倍率となる様に再配列する請求項1記載の素子実装方法。

【請求項9】 前記素子分離工程は、半導体ウェハ上に発光素子を集積形成 した後個々に分離し、前記転写工程は該発光素子を所定の間隔で画像表示装置の 実装基板に転写する請求項1記載の素子実装方法。

【請求項10】 ウェハに配列された複数の素子を実装基板に転写する際に、素子を間引いて転写することによって素子間の間隔が拡大した状態となるように実装基板に転写する素子実装方法。

# 【発明の詳細な説明】

[0001]

# 【発明の属する技術分野】

本発明は素子実装方法に関する。より詳しくは、ウェハから切り出された微細 な半導体素子を、回路基板にマトリクスアレイ状に実装する技術に関する。例えば、発光ダイオード素子を回路基板上に二次元的に配列して、画像表示装置を製造する技術に関する。

[0002]

#### 【従来の技術】

図13の(A)は、平面テレビ用に作成された画像表示装置の一例を示す模式的な斜視図である。アルミナ板などからなる回路基板(実装基板)7の表面には配線108と外部接続用の引出し電極108aが形成されている。配線108及び引出し電極108a以外の部分は薄く黒色樹脂で覆われている。配線108の一部はパッド電極となっており、これに個々の発光ダイオード素子(LEDチップ)が固定されている。個々のLEDはその頂面にパッド電極が形成されており、ワイヤ120で電気接続が取られる。

[0003]

(B)は、(A)に示した画像表示装置の模式的な部分断面図である。個々のLEDチップは回路基板7の配線108に対して、ダイボンディングで接続されている。配線108以外の部分は黒色樹脂123で覆われている。LEDチップはP/N接合層を備えている。その頂面にはパッド電極122が形成されており、細線121を用いたワイヤボンディングにより、引出し電極108aに電気接続されている。パッド電極122側を正とし配線108を負側として電流を供給すると、P/N接合層が発光し、所望の表示が得られる。

[0004]

# 【発明が解決しようとする課題】

LEDチップなどの半導体素子はウェハ上に半導体プロセスを用いて形成され る。チップサイズを微細化する程ウェハー枚当たりの取り個数が増える。LED チップでは、例えば20μm角まで微細化されている。一方、画像表示装置(デ ィスプレイ)は、用途によって高精細化及び大形化が進んでおり、例えばプラズ マディスプレイなどでは50インチの対角寸法を有するディスプレイ用基板に、 4 0 0 万個程度の画素が形成されている。しかし、LEDなどの2 0 μ m 角程度 の微細な個別素子を対角寸法が50インチに及ぶ実装基板に対して数百万個程度 まで精度よく配列することは、実装技術上多大の労力及び作業時間を要し、解決 すべき課題となっている。これに対処する為、従来から、種々の方策が提案され ているが、実用的な水準までに至っていない。例えば、米国特許5783856 号や5824186号では、実装基板のチップを配列すべき箇所に無数の凹部を 設け、流体運動を利用して微細なチップを自動的に凹部にはめ込んでいく技術が 開示されている。しかしながら、実装すべきチップの位置に加え方位が問題とな る場合には必ずしも効果的ではない。又、特開昭56-17385号公報には、 転写を繰り返してウェハ側から実装基板側にチップを移動する技術が提案されて いる。しかしながら、微細なチップを大型の実装基板に効率的に配列する具体的 な手段までは開示されていない。

[0005]

【課題を解決するための手段】

上述した従来の技術の課題に鑑み、本発明は微細な素子を効率的且つ精密に回路基板に配列可能な素子実装方法を提供することを目的とする。係る目的を達成為に以下の手段を講じた。即ち、本発明に係る素子実装方法は、ウェハ上に所定の周期で配列された複数の素子を、該配列を維持したまま個々の素子に分離する素子分離工程と、個々に分離した素子を操作して、互いの間隔が該周期を所定の倍率で拡大した寸法となる様に、各素子を再配列する再配列工程と、再配列した状態を保持したまま各素子を実装基板に転写する転写工程とからなる。

#### [0006]

好ましくは、前記再配列工程は、該周期の整数倍に相当する間隔で飛び々に該素子を選択して再配列する間引選択手順を含み、前記転写工程は、選択された素子を実装基板の一部分に転写する部分転写手順を含み、該間引選択手順と該部分転写手順を繰り返して複数の素子を該実装基板の全体に転写する。例えば、前記間引選択手順は、ウェハの表面上で該配列を維持したまま分離した状態にある複数の素子のうち選択した素子のみにウェハの裏面からエネルギービームを照射して剥離し、仮基板に剥離した素子を仮転写して再配列する一方、前記部分転写手順は該仮基板に仮転写した素子を実装基板に本転写する。或いは、前記再配列工程は、所定の倍率で拡大可能な担体の上に該配列を維持したまま個々の素子を固定する固定手順と、該担体を所定の倍率で拡大し各素子の間隔が該周期を該倍率で拡大した寸法となる様に広げる拡大手順とを行なう。例えば、前記固定手順は、所定の倍率で変形可能なフィルム状の担体の上に個々の素子を固定し、前記拡大手順は該フィルム状の担体を所定の倍率で延伸する。或いは、前記固定手順は、所定の倍率で展開可能な様にあらかじめ折りたたまれた担体の上に個々の素子を固定し、前記拡大手順は該担体を該所定の倍率で展開する。

# [0007]

好ましくは、前記素子分離工程は、所定の周期で縦横二次元的に配列する様に 複数の素子を分離し、前記再配列工程は各素子を縦横一方に一次元的に再配列し た後、各素子を縦横他方に一次元的に再配列する。又、前記再配列工程は、第一 の倍率で一回目の再配列を行ない、続いて第二の倍率で二回目の再配列を行なっ て、第一の倍率と第二の倍率の積が該所定の倍率となる様に再配列する。又、前 記素子分離工程は、半導体ウェハ上に発光素子を集積形成した後個々に分離し、 前記転写工程は該発光素子を所定の間隔で画像表示装置の実装基板に転写する。

[0008]

本発明によれば、ウェハ上で個々に分離した素子をまとめて操作することにより、各素子を再配列する。その際、再配列された素子の間隔が所定の倍率で拡大される様にしている。その後、再配列した状態をそのまま実装基板に転写することで、効率的且つ精密な素子実装を実現できる。

[0009]

# 【発明の実施の形態】

以下図面を参照して本発明の実施の形態を詳細に説明する。図1は、本発明に 係る素子実装方法の基本的な概念を示す模式的である。(A)は実装前の素子配 列を示し、(B)は実装後の素子配列を示している。本素子実装方法は、基本的 に、素子分離工程と、再配列工程と、転写工程とからなる。素子分離工程では、 所定の周期Dで配列する様に複数の素子をウェハ1上に形成した後、配列を維持 したまま個々の素子に分離する。本例では、素子としてウェハ1上にLEDチッ プを形成している。また、複数の素子を平面的に配列している。次に、再配列工 程では、個々に分離した素子を操作して、互いの間隔Gが周期Dを所定の倍率で 拡大した寸法となる様に、各素子を再配列する。この後転写工程では、再配列し た状態を維持したまま各素子を実装基板7に転写する。本例では、回路配線が形 成された実装基板7にLEDチップをマトリクス状に配列することで、画像表示 装置を得ている。即ち、素子分離工程では、半導体ウェハ1上に発光素子(LE D)を集積形成した後個々に分離し、転写工程では発光素子(LED)を所定の 間隔Gで画像表示装置の実装基板7に転写している。但し、本発明はこれに限ら れるものではなく、様々な素子に適用可能である。例えば、発光素子に加え、同 じく半導体プロセスで作成された発光素子駆動用のドライバチップを、回路基板 上に発光素子と隣接して実装することができる。あるいは、基板(例えば、シリ コン基板)上に形成された複数の駆動素子(例えば、薄膜トランジスタ、スイッチ ングトランジスタ)を液晶セルの画素位置に対応するように配置し直すこともで きる。この方法によると、複数の駆動素子を製造するための基板のサイズに依存

することなくサイズの大きい液晶表示装置を製造することができる。また、カラーフィルタも画素位置に対応するように配置できる。すなわち、画素位置等の所定の位置に特定の部材を配置できる。あるいは、微細なコイルに加え増幅器やフィルタを形成したアンテナ素子を、基板上に実装することで、平面アンテナを製造することも可能である。あるいは、レーザダイオード素子を基板に実装して、通信用の光学機器を製造することも可能である。本発明の基本的な概念は、微小な周期で形成された微細な素子を、拡大された間隔で大型の実装基板に配列することである。

# [0010]

図示の例では、再配列工程は、周期Dの整数倍に相当する間隔Gで飛び々にL ED素子を選択して再配列する間引選択手順を含む。又、転写工程は、選択され たLED素子を実装基板7の一部分に転写する部分転写手順を含む。この間引選 択手順と部分転写手順を繰り返して、多数のLED素子を実装基板7の全体に転 写する。図示の例では、G=10・Dである。実装基板7はウェハ1の10倍の 長さ寸法を有する。面積では、実装基板7はウェハ1の100倍となっている。 図示の例では、最初にウェハ1から選択されたLED1, LED11, ・・・の みが、実装基板7の一部に転写されている。 LEDの選択を行方向(横方向)に 10回繰り返し、列方向(縦方向)に10回繰り返す。行方向及び列方向を合わ せると間引選択手順及び部分転写手順を100回行なうことで、ウェハ1から実 - 装基板7に全てのLEDチップを拡大転写することができる。係る方式により、 小さなLEDチップを実装基板に対して多数同時に整列させることができる為、 髙精細な画像表示装置を比較的安価に作成可能である。以下、間引選択手順と部 分転写手順を繰り返す方式を、「選択転写」と呼ぶ場合がある。一回の選択転写 で選択されるLEDは、ウェハ1の全体に分散している。その分、個々のLED チップの動作特性のばらつきも均一化する。この様にばらつきが均一化されたL EDを実装基板7に配列することにより、実装基板7上でも個々のLEDの動作 特性のばらつきが均一化される。従って、個々のLEDの消費電力も局部的な差 がなくなり、基板7全体に亘って温度のばらつきが少なくなる。又、選択された LEDチップは、ウェハ1上での寸法精度を維持したまま実装基板7に転写でき

るので、高い実装精度を実現できる。実装基板7上で個々のLEDの位置調整を 行なう必要がなく、選択転写毎に、基板7に対する大まかな位置調整を行なえば よい。従って、実装における位置調整の手間が少なくなる。

# [0011]

図2は、選択転写の実施例を模式的に表わした図面である。本例では、理解を容易にする為、選択転写を9回繰り返してウェハ1側の素子を実装基板7に拡大配列している。まず(1)に示す様に、ウェハ1上に形成され且つ個々に分離された複数の素子を用意する。本明細書では、元の配列周期を維持したまま分離された素子の集合を「マイクロチップアレイ」と呼ぶ場合がある。本例では、マイクロチップアレイは9×9=81個の素子を含み、これを9ブロックに分けている。各ブロックの左上にある素子を選択して一回目の選択転写を行なう。続いて(2)に示す様に、各ブロックから次の素子を選択して二回目の選択転写を行なう。この様にして選択転写を繰り返すと(8)に示す様に、マイクロチップアレイ側には各ブロックにつき一個の素子のみが残される。最後に(9)に示す様に九回目の選択転写を行なうことで、拡大再配列的な素子実装が実現する。

# [0012]

図3は、本発明に従って製造された画像表示装置の一例を示す模式図である。本例は、赤(R)、緑(G)及び青(B)の三色LEDを対角寸法が50インチの回路基板に実装したカラー画像表示装置である。ウェハ1Rには赤色LEDチップが集積形成されている。チップサイズは例えば20μm角である。ウェハ1Gには緑色LEDチップが同様に集積形成されている。ウェハ1Bには青色LEDチップが同様に集積形成されている。これら三枚のウェハに対してそれぞれ選択転写を適用することで、50インチの対角寸法を有する基板に400万個に及ぶチップを精密且つ効率的に実装できる。尚、各ウェハから取り出されるチップの占める面積は対角寸法で2インチである。実装基板7の一画素分を拡大して示すと、縦横に配列した配線の各交差部に、LEDチップや付随するドライバチップなどが精密に配列されている。

# [0013]

図4は、図3に示した画像表示装置の一画素分を示す模式的な拡大図である。

図では一画素分の領域をV1×H1で表わしてある。実装基板7上には、横方向に延在するアドレス線ADDと二本の電源線PW1, PW2が所要の間隔で形成されている。その線幅は、発光ダイオード(LED)や電流保持回路(ドライバ)のチップサイズに比較して広い。又、同じ画素内には縦方向に各発光ダイオード毎の信号線DLR, DLG, DLBが所要の間隔で形成されている。これら信号線DLR, DLG, DLBもアドレス線ADDと同様の寸法で形成されている

#### [0014]

本実施例の画像表示装置では、発光ダイオードDR, DG, DBがマトリクス 状に配列され、所要の画像信号に応じて発光を行なう。当該画素において、赤色 発光ダイオードDR、緑色発光ダイオードDG及び青色発光ダイオードDBの順 にダイオードが配列されており、これら三つの発光ダイオードが一つの画素の組 を構成する。各発光ダイオードDR, DG, DBはそれぞれほぼ正方形の微小な サイズを以て実装されたチップ構造を有している。各発光ダイオードDR, DG, DBは電源線PW1と電源線PW2の間の領域に実装される。

#### [0015]

本画像表示装置においては、各発光ダイオードDR, DG, DBに電気的に接続され、各発光ダイオードDR, DG, DBを流れる電流を保持する為の電流保持回路(ドライバ)PTが各LED素子毎に形成されている。この電流保持回路PTは、トランジスタと容量を有する回路構成からなり、特に電流保持回路PTは個別のチップ状に形成され微小なサイズを以て実装基板7に実装されたものである。本例では、各発光ダイオードDR, DG, DBと電流保持回路PTを形成したドライバチップがほぼ同一のチップサイズを有している。この様なほぼ同ーのチップサイズとすることで、同じ実装工程での実装が可能となり、製造工程を容易化することができる。これら各電流保持回路PTは電源線PW1とアドレス線ADDの間の領域に実装される。

#### [0016]

各発光ダイオードDR, DG, DBと電流保持回路PTの間及び各信号線DLR, DLG, DLBやアドレス線ADD、電源線PW1, PW2の間には、配線

の必要から配線部22~26が形成されている。配線部22は縦方向を長手方向とする帯状小領域であり、発光ダイオードと電源線PW2を接続する。配線部23は縦方向を長手方向とする帯状領域であり、発光ダイオードDR, DG, DBとその発光ダイオードDR, DG, DBを駆動する電流を保持する為の電流保持回路PTの間をそれぞれ接続する。配線部24は発光ダイオードから横方向に延在された後、電源線PW1に接続する為に縦方向に延在された帯状の領域であり、電流保持回路PTと電源線PW1の間を接続する。配線部25は縦方向を長手方向とする帯状の小領域であり、電流保持回路PTとアドレス線ADDの間を接続する。配線部26は横方向に延在した帯状の小領域であり、電流保持回路PTと信号線DLR, DLG, DLBの間をそれぞれ接続する。これら各配線部22~26は各発光ダイオードDR, DG, DBを微小なサイズを以て実装基板7に実装する場合に、接合用の導電材を載置することができるものであり、電流保持回路PTのチップを同様に微細なサイズを以て実装基板7に実装する場合にも接合用導電材を載置することができるものである。

#### [0017]

図5は、図3及び図4に示した画像表示装置の回路図である。図中、ダイオード31がLEDチップであり、画像信号に応じて所定の色の発光を行なう。尚、ダイオード31は赤、緑、青の三色であり、水平方向(横方向)で並ぶ三つのダイオード31が一つの画素を構成しているが、回路図中では説明を簡素化する為に色の区別をせずに示している。ダイオード31に接続されたトランジスタ32,33と容量34が電流保持回路を構成する。電源線PW1と電源線PW2の間でダイオード31と直列にトランジスタ32が接続され、トランジスタ32がオン状態の場合に限り、ダイオード31は発光する。電源線PW1と電源線PW2の一方は接地電圧を供給し他方は電源電圧を供給する。このトランジスタ32のゲートには容量34の一方の端子とスイッチングトランジスタとして機能するトランジスタ33のソース・ドレイン領域の一方が接続する。このトランジスタ33の他方のソース・ドレイン領域は画像信号が供給される信号線DLに接続され、トランジスタ33のゲートは横方向に延在するアドレス線ADDに接続される

# [0018]

アドレス線ADDはシフトレジスタ回路36によって選択的にレベルが切り換えられる構造となっており、例えば複数のアドレス線の一本だけが高レベルにシフトして、その水平アドレスが選択されたことになる。信号線DLは画像信号を各発光ダイオード31に伝える為の配線であり、一列の発光ダイオード31に対して一本の信号線DLが対応する。アドレス線ADDはシフトレジスタ回路36によって選択的にレベルシフトされるが、信号線DLはシフトレジスタ・トランスファゲート回路35によって走査され、選択された信号線DLにはシフトレジスタ・トランスファゲート回路35を介して画像信号が供給される。

# [0019]

トランジスタ32のゲートに接続され且つトランジスタ33の一方のソース・ドレイン領域に接続する容量34は、トランジスタ32のゲートの電位をトランジスタ33がオフ状態となった際に維持する機能を有する。この様にトランジスタ33がオフとなった場合でも、ゲート電圧を維持できる為に、発光ダイオード31を駆動し続けることが可能である。

#### [0020]

ここで簡単に動作を説明する。水平アドレス線ADDにシフトレジスタ回路36から電圧を印加してアドレスを選択すると、その選択されたラインのスイッチングトランジスタ33がオン状態となる。その時に、垂直方向(縦方向)に延在されている信号線DLに画像信号を電圧として加えると、その電圧がスイッチングトランジスタ33を介してトランジスタ32のゲートに到達するが、同時に容量34にもそのゲート電圧が蓄電され、その容量34がトランジスタ32のゲート電圧を維持する様に動作する。水平方向(横方向)のアドレス線ADDの選択動作が停止した後、選択にかかるアドレス線の電位が再び低レベルに遷移してトランジスタ33がオフ状態となった場合でも、容量34はゲート電圧を維持し続け、原理的には次のアドレス選択が生じるまで、容量34は選択時のゲート電圧を保持し続けることができる。この容量34がゲート電圧を維持している間は、トランジスタ32はその維持された電圧に応じた動作を行ない、発光ダイオード31に駆動電流を流し続けることが可能である。この様に発光ダイオード31が

発光している時間を長く保つことで、個々の発光ダイオードの駆動電流を低くしても画像全体の輝度を高くすることができる。従って、発光ダイオード31のチップを可能な限り微細化することが可能である。

# [0021]

次に図6~図8を参照して、図3~図5に示した画像表示装置の製造方法を説明する。尚、本例では、チップを基板に実装する際、間引選択手順と部分転写手順を繰り返す選択転写方式を採用している。特に本例では、間引選択手順は、ウェハの表面上で配列を維持したまま分離した状態にある複数の素子のうち選択した素子のみにウェハの裏面からエネルギービーム(例えばレーザビーム)を照射して剥離し、仮基板に剥離した素子を仮転写して再配列する一方、部分転写手順は、仮基板に仮転写された素子を実装基板に本転写している。以下、LEDチップの形成から基板に対する実装まで順を追って説明する。

# [0022]

まず図6の(A)に示す様に、サファイア基板51を用意し、図示しない低温、高温のバッファ層を形成した後、第2導電型クラッド層52、活性層53、第1導電型クラッド層54が順次積層される。サファイア基板51が素子形成用のウェハとなる。ここで第2導電型クラッド層52、活性層53、第1導電型クラッド層54は、例えば青色や緑色の発光ダイオードを製造する場合には、窒化ガリウム系結晶成長層とすることができる。この様な各層の成長によって、サファイア基板51上にはpn接合を有したダブルヘテロ構造の発光ダイオードが形成される。

#### [0023]

次に(B)に示す様に、フォトリソグラフィ技術を用い、更に蒸着と反応性イオンエッチングを利用して、第2導電型クラッド層52に接続する様にn型電極55が形成され、更に第1導電型クラッド層54に接合する様にp型電極56も形成される。各電極55,56が各素子毎に形成されたところで、各素子の周囲を分離する様に分離溝57が形成される。この分離溝57のパタンは一般的に残される発光ダイオードを正方形状とする為に格子状となるが、これに限定されず他の形状でもよい。この分離溝57の深さはサファイア基板51の主面が露出す

る深さであり、第2導電型クラッド層52は分離溝57によって分離されたものとなる。正方形状とされる発光ダイオードのサイズは、その占有面積が例えば2 $5 \mu m^2$ 以上で $10000 \mu m^2$ 以下とされる程度の大きさであり、一辺のサイズは従って $5 \mu m \sim 100 \mu m$ 程度である。

# [0024]

(C)に示す様に、一時保持用基板(仮基板)60を用意する。この一時保持 用基板60は各発光ダイオードを転写する場合に保持する為の仮基板である。こ の一時保持用基板60の表面には粘着材層61が塗布されており、その粘着材層 61の表面62を、既に分離溝57が形成された発光ダイオード側に圧着する。 すると、粘着材層61の表面62には各発光ダイオードの表面側が粘着すること になる。

#### [0025]

次に、図7の(D)に示す様に、エネルギービームとして例えばエキシマレーザ光などの高出力パルス紫外線レーザを、サファイア基板51の裏面側から表面側に透過する様に照射する。この時、間引選択手順によってあらかじめ選択された発光ダイオード(図の例では四個の発光ダイオードのうち左側から二番目の発光ダイオード)のみにレーザ光を照射する。この高出力パルス紫外線レーザの照射によって、サファイア基板51と結晶層である第2導電型クラッド層52の界面近傍で、例えば窒化ガリウム層が窒素ガスと金属ガリウムに分解し、第2導電型クラッド層52とサファイア基板51の間の接合力が弱くなる。

#### [0026]

その結果(E)に示す様に、選択された発光ダイオードのみ、サファイア基板 51と結晶層である第2導電型クラッド層52との間を容易に剥離することがで きる。この結果、選択された発光ダイオードのみが、一時保持用基板60側に転 写される。

#### [0027]

この後(F)に示す様に、一時保持用基板60に転写された発光ダイオードを 、別の仮基板70側に再転写する。尚、図示を省略するが仮基板70は、一時保 持用基板60と同様の構成を有しており、粘着材層を備えている。 [0028]

図8の(G)は、選択された発光ダイオードが、一時保持用基板60側から仮基板70側に再転写された後の状態を表わしている。

[0029]

この後(H)に示す様に、配線用基板(実装基板)7を用意する。この配線用基板7上には所要の信号線やアドレス線、電源線や接地線などの配線電極81があらかじめ形成されている。配線用基板7は、例えばガラス基板や、合成樹脂又は絶縁層で形成された金属基板、あるいはシリコン基板などの半導体製造に汎用的な基板であり、アドレス線やデータ線を求められる精度で形成可能な基板であれば、どのような材質であってもよい。配線電極81上には接合用導電材82が形成されている。この接合用導電材82は圧着されることで変形しながら且つ電気的な接続を果たす材料であればよい。

[0030]

最後に(I)に示す様に、仮基板70を配線用基板7に近づけ、所定の位置に発光ダイオードを圧着させて当該発光ダイオードを実装する。この非パッケージ状態の発光ダイオードの圧着によって接合用導電材82は変形するが、確実に固定されて実装を完了する。係る発光ダイオードの実装作業を全部のダイオードについて繰り返して行なうことでマトリクス状に画素が配列された画像表示装置が完成する。電流保持回路についても同様の非パッケージ状態のまま実装することができ、電流保持回路を有する回路構成も容易に製造することができる。尚、上述した実施例では、サファイア基板を用いてレーザ剥離方式により発光ダイオードを転写している。サファイア基板に代えてGaN基板を用いた場合には、レーザ剥離方式を有効化する為、紫外線吸収用の元素(例えばIn)を基板に添加しておくことが好ましい。

[0031]

図9は、本発明に係る素子実装方法の他の実施形態を示す模式図である。本例 も、RGB三色のLEDを回路基板に実装して、カラー画像表示装置を製造して いる。図1及び図2に示した素子実装方法と異なる点は、二段階方式を採用した ことである。即ち、LEDチップの再配列工程は、第一の倍率で一回目の再配列 を行ない、続いて第二の倍率で二回目の再配列を行なって、第一の倍率と第二の 倍率の積が目標の倍率となる様にしている。この場合、一回目の再配列工程と、 二回目の再配列工程では、別々の手法を用いてLEDチップを操作することがで きる。

[0032]

まず(0)に示す様に、RGB三色の各々について、マイクロチップアレイ1 R, 1G, 1Bを用意する。各マイクロチップアレイは、20 $\mu$ m角のチップを 25 $\mu$ m周期で形成分離してある。

[0033]

次に(1)に示す様に一回目の再配列工程を行ない、倍率8で各マイクロチップアレイのチップを拡大再配列している。従って、一回目の再配列後では、LEDチップDR,DG,DBはそれぞれ、200μmピッチで二次元的に整列している。尚、LEDチップは埋め込み型とされ、160μm角となる。

[0034]

続いて(2)に示す様に、倍率3で二回目の再配列工程を行なう。これにより、元のチップの周期25 $\mu$ mは、8 $\times$ 3 = 24倍され、最終的なLEDチップの配列ピッチは600 $\mu$ mまで拡大される。二回目の再配列工程では、拡大率を3とすることで、各色のLEDチップDR, DG, DBを順に配列することが可能となる。DR, DG, DB一組で一画素を構成する。

[0035]

図10は、本発明に係る素子実装方法の別の実施形態を示す模式図であり、特に再配列工程を表わしている。(A)に示す様に、まず所定の周期Dで形成分離されたLEDチップを保持するウェハ1と、所定の倍率Gで拡大可能な担体90を用意する。次に(B)に示す様に、所定の倍率で拡大可能な担体90の上に、元の配列を維持したまま個々のLEDチップを固定する固定手順を行なう。この後(C)に示す様に、担体90を所定の倍率で拡大し各LEDチップの間隔Gが、元の周期Dを所定の倍率で拡大した寸法となる様に広げる拡大手順を行なう。特に本実施形態では、(B)の固定手順において、所定の倍率で展開可能な様にあらかじめ折りたたまれた担体90の上に個々のLEDチップをウェハ1側から

転写固定する。又(C)の拡大手順では、担体90を所定の倍率で展開する。これら固定手順及び拡大手順により、自動的にLEDチップを拡大再配列することが可能である。尚、この様な蛇腹方式を採用した場合、二次元的な配列を一回で拡大再配列することは難しい。そこで、蛇腹方式の場合、一次元的な拡大再配列を二回行なって最終的に二次元的な拡大再配列を行なえばよい。即ち、素子形成分離工程では、所定の周期で縦横二次元的に再配列する様に複数の素子を形成分離する。この後の再配列工程では、各素子を縦横一方に一次元的に蛇腹方式で拡大再配列した後、各素子を縦横他方に蛇腹方式で一次元的に再配列すればよい。尚、所定の倍率で展開可能な様にあらかじめ折りたたまれた担体の材質としては、例えばアルミホイルなどを用いることができる。

# [0036]

図11は、本発明に係る素子実装方法の更に別の実施形態を示す模式図である。基本的には、図10に示した先の実施形態と同様である。異なる点は、担体として、展開可能な様にあらかじめ折りたたまれたものに代え、所定の倍率で弾性変形又は塑性変形可能なフィルム状の材質を用いていることである。(A)に示す様に、まず所定の倍率で弾性変形可能なフィルム状の担体90aの上に、個々のLEDチップを固定する。フィルム状の担体90aとしては、例えば互いに直交する方向に同一の割合で二軸延伸可能なプラスチックフィルムを用いることができる。この後(B)に示す様に、フィルム状の担体90aを所定の倍率で縦横両方向に二軸延伸する。これにより、LEDチップを自動的に拡大再配列することが可能である。拡大再配列されたLEDをそのまま実装基板側に転写する。

#### [0037]

図12は、本発明に係る素子実装方法の更に別の実施形態を示す模式図である。本実施形態は、先の選択転写方式と延伸方式を組み合わせている。まず(A)に示す様に、素子形成分離工程を行ない、所定の周期で縦横二次元的に配列する様に複数のLEDチップをウェハ1上に形成分離しておく。続いて(B)に示す様に、一回目の再配列工程を行ない、選択転写方式を用いて、各LEDチップを例えば横方向に担体90bの上に一次元的に再配列する。この担体90bは、縦方向に所定の倍率で一軸延伸可能なフィルムからなる。続いて(C)に示す様に

、横方向に拡大再配列されたLEDチップの状態をそのまま維持して、フィルム 状の担体90bをストライプ状に切断する。最後に(D)に示す様に、切断され たストライプ状の担体90bを一軸延伸し、LEDチップを縦方向に一次元的に 再配列する。この結果、(A)と(D)を比較すれば明らかな様に、LEDチッ プは二次元的に拡大再配列されたことになる。

[0038]

【発明の効果】

以上説明したように、本発明によれば、素子分離工程と拡大再配列工程と転写 工程とを行なうことで、効率的且つ高精度で、微細なチップをウェハから基板に 実装することが可能となり、製品の低コスト化及び高精度化が可能になる。

【図面の簡単な説明】

【図1】

本発明に係る素子実装方法の実施形態を示す模式図である。

【図2】

図1に示した実施形態の詳細説明図である。

【図3】

図1及び図2の実施形態で製造された画像表示装置を示す模式図である。

【図4】

図3に示した画像表示装置の一画素分を示す模式図である。

【図5】

図3に示した画像表示装置の等価回路図である。

【図6】

図3に示した画像表示装置の製造方法を示す工程図である。

【図7】

図3に示した画像表示装置の製造方法を示す工程図である。

【図8】

図3に示した画像表示装置の製造方法を示す工程図である。

【図9】

本発明に係る素子実装方法の他の実施形態を示す模式図である。

【図10】

別の実施形態を示す模式図である。

【図11】

更に別の実施形態を示す模式図である。

【図12】

更に別の実施形態を示す模式図である。

【図13】

従来の画像表示装置の一例を示す模式図である。


【符号の説明】


1・・・ウェハ、7・・・実装基板、LED・・・発光素子


【書類名】 図面


【図1】


(A)




















































【図13】

(A)



(B)



【書類名】 要約書

【要約】

【課題】 微細な素子を効率的且つ精密に回路基板に配列可能な素子実装方法を 提供する。

【解決手段】 まず、所定の周期Dで配列する様に複数のLED素子をウェハ1 上に形成した後、該配列を維持したまま個々のLED素子に分離する素子分離工程を行なう。次に、個々に分離したLED素子を操作して、互いの間隔Gが該周期Dを所定の倍率で拡大した寸法となる様に、各LED素子を再配列する再配列工程を行なう。そして、再配列した状態を保持したまま各LED素子を実装基板7に転写する転写工程を行なう。

【選択図】 図1

# 職権訂正履歴 (職権訂正)

特許出願の番号

特願2000-307615

受付番号

50001299895

書類名

特許願

担当官

椎名 美樹子

7070

作成日

平成12年10月11日

# <訂正内容1>

訂正ドキュメント

明細書

訂正原因

職権による訂正

訂正メモ

明細書の内容中【図面の簡単な説明】の項目名が改行されてないので訂正します。

訂正前内容

ことが可能となり、製品の低コスト化及び高精度化が可能になる。 【図面の簡単な説明】

【図1】

訂正後内容

ことが可能となり、製品の低コスト化及び高精度化が可能になる。

【図面の簡単な説明】

【図1】

# 特2000-307615

# 出願人履歴情報

識別番号

[000002185]

1. 変更年月日 1990年 8月30日

[変更理由] 新規登録

住 所 東京都品川区北品川6丁目7番35号

氏 名 ソニー株式会社